Implementace rozhraní JESD204B pro vysokorychlostní akviziční systém
V rámci projektu pro zákazníka v oblasti energetických materiálů (výbušnin) byl navržen vysoce výkonný akviziční systém schopný zpracovávat data s vysokou vzorkovací rychlostí. Klíčovou technologickou platformou tohoto systému bylo rozhraní JESD204B, které umožňuje efektivní přenos dat mezi ADC/DAC a FPGA.
Klíčové vlastnosti systému
Vysokorychlostní akvizice: Implementace rozhraní JESD204B zajistila přenos dat s vysokou šířkou pásma při minimalizaci latence, což je kritické pro aplikace s dynamickými událostmi, jako jsou detekce nebo analýzy explozí.
Ethernetový přenos dat: Naměřená data byla zpracována a přenášena v reálném čase prostřednictvím ethernetu. To umožnilo snadnou integraci s existujícími sítěmi zákazníka a přístup k datům z různých stanovišť.
Flexibilita a modularita: Systém byl navržen modulárně, což umožňuje jeho snadnou úpravu nebo rozšíření pro budoucí potřeby zákazníka, například při přidávání dalších kanálů nebo změně přenosového média nebo změně algoritmu zpracování dat.
Implementace
Jazyk VHDL a zapouzdření do IP pro highspeed ADC data: Vlastní IP jádro bylo naprogramováno v jazyce VHDL (dle revize VHDL-2008) s důrazem na izolovanost a modularitu jednotlivých komponent. Výsledný design pro JESD204B byl pak zapouzdřen do IP tak, aby zákazník mohl snadno měnit konfiguraci bez znalosti zdrojových kódů.
C based softprocessor subsystem a lwip stack: TCP/IP stack je řešen za pomocí standardního lwip stacku, který je implementován v soft procesoru Microblaze. Obslužné knihovny jsou v jazyce C.
Python podpůrné skripty: Celé řešení bylo doručeno spolu se sadou Python skriptů, které slouží pro stahování dat, funkční automatizované testy a řízení digitizéru.
Obrázek níže zachycuje zjednodušeně výslednou implementaci v FPGA.
Po dokončení návrhu proběhla první experimentální verifikace systému. Ověření zahrnovalo testování funkcionality hardwaru i softwaru, zejména:
-
Správnou inicializaci JESD204B spojení.
-
Přenos dat bez chyb při vysokých rychlostech.
-
Stahování dat
-
Analýzu kvality přenesených dat a zjištění, zda splňují očekávané parametry, jako je efektivní počet bitů a dynamický rozsah.
Následující obrázek ukazuje debugging přenosu na logické vrstvě mezi ADC a FPGA:
Následovala analýza přenosu dat:
Spolu se zákazníkem pak probíhala asistence při ověřování kvalitativních parametrů akvizice. Byť tato část již není závislá na implementaci v FPGA, poskytovali jsme i zde součinnost:
Význam pro zákazníka
Tento systém představuje důležitý krok pro zvýšení přesnosti a rychlosti měření v oblasti energetických materiálů, kde časové rozlišení a robustnost systému mají zásadní dopad na kvalitu analýzy a bezpečnost. Schopnost přenášet data přes ethernet navíc podporuje snadnou integraci s existujícími IT systémy, což zjednodušuje sběr a analýzu dat v různých lokalitách.